🎮 GPU IP 从规格到RTL实现
📘 30章 从入门到实战 · 友好色系
🧑🏫 芯片设计 · 全流程
01
GPU概述与市场分析
发展简史
GPU vs CPU
游戏/AI/科学计算
主流厂商
02
GPU架构基础
SIMT模型
Warp/Wavefront
SM/CU结构
内存层次
03
GPU IP规格解读
规格文档
FLOPS/带宽/延迟
功耗面积
AXI/APB/Stream
04
Shader Core微架构
ALU阵列
SFU
线程调度器
寄存器文件
05
纹理单元(TMU)设计
纹理映射流水线
过滤模式
压缩格式
地址计算
06
光栅化单元(ROP)设计
像素流水线
Z-test/Stencil
混合操作
MSAA
07
内存控制器设计
DDR/GDDR/HBM
FR-FCFS/Par-BS
通道/Bank管理
ECC校验
08
缓存系统设计
L1/L2缓存
MESI/MOESI
LRU/Random
Write-through/back
09
指令集架构(ISA)设计
指令格式
标量/向量
分支/循环
Barrier/Fence
10
线程块调度器设计
CTA/Thread Block
RR/GTO/LRR
占用率优化
11
流水线设计基础
级数划分
结构/数据/控制冒险
停顿与冲刷
Valid-Ready
12
RTL编码规范
命名规范
时钟域划分
复位策略
可读性/可综合
13
组合逻辑设计
加法器/乘法器
MUX
译码器/编码器
优先级逻辑
14
时序逻辑设计
DFF/Latch
移位寄存器
计数器
FSM (Moore/Mealy)
15
同步FIFO设计
深度/宽度
读写指针
空/满标志
格雷码跨时钟
16
异步FIFO设计
双端口RAM
二进制/格雷码
同步器链
almost标志
17
跨时钟域同步
单比特同步器
握手/DMUX/异步FIFO
亚稳态/MTBF
18
低功耗设计技术
时钟门控
数据门控
电源门控
DVFS
19
面积优化技术
资源共享
操作数隔离
流水线平衡
状态编码优化
20
时序优化技术
关键路径分析
重定时
逻辑复制
流水线插入
21
验证方法论
UVM基础
Testbench结构
定向/随机测试
覆盖率驱动
22
仿真与调试
VCS/Modelsim
波形调试
断言(Assertion)
性能Counter
23
综合与逻辑优化
Design Compiler
SDC约束
时序报告
面积/功耗报告
24
形式验证
等价性检查(LEC)
属性检查
形式化约束
控制/数据通路
25
物理设计基础
布局(Placement)
时钟树综合
布线
DRC/LVS
26
后仿真与时序签核
门级仿真
STA静态时序
IR Drop
信号完整性
27
GPU IP集成
SoC集成流程
AXI/NoC
中断/异常
电源管理接口
28
驱动与软件栈
KMD/UMD
命令提交/调度
UMA/SMA
Nsight/ROCProfiler
29
性能建模与分析
分析/仿真模型
Roofline Model
瓶颈分析
优化迭代
30
项目实战：从规格到RTL
需求分析
架构设计
模块划分
RTL编码/验证/综合